明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 100081|回复: 0

什么时候用组合逻辑、什么时候用时序逻辑

[复制链接]

60

主题

102

帖子

361

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
361
发表于 2019-12-10 11:13:53 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
对于在学习计数器阶段的学生:规定变量用组合逻辑,其他都是时序逻辑,先记住;
如果做到了项目阶段:我们目标是要保证满足信号对齐要求,如data和vld的对齐,只要能满足,无论时序和组合逻辑都可以。但设计过程中,原则上我们使用时序逻辑,如果时序无法满足,需要凑时序了,再考虑用组合逻辑(比如rdy)。

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-11-23 00:51 , Processed in 0.043527 second(s), 19 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表