请选择 进入手机版 | 继续访问电脑版

明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 115036|回复: 2

Synplify Pro J-2015.03编译vivado工程

[复制链接]

1

主题

3

帖子

12

积分

新手上路

Rank: 1

积分
12
发表于 2019-11-30 20:51:14 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
各位好,
        软件平台:Vivado 2018.3
        硬件平台:Xilinx xc7z100ffg900-2
        问题背景:使用Vivado做好的工程,带有很多IP核、System Generator生成的IP核、纯.V代码,Vivado编译后,WNS达到-6ns,TNS负好几万。后来想使用Synplify Pro J-2015.03编译工程。

        问题描述:
        1)在Synplify Pro软件中新建工程后(IMP_Option设置时钟、顶层已经会设置),将所有的纯.V代码加入到Synplify Pro,但IP核不知该如何加入?
        2)使用Synplify Pro软件可不可以直接导入Vivado工程?
        3)有没有Synplify Pro软件的使用教程、或者说操作手册(网上能下载的华为的那个教程不是很直观)?

    若能解决以上问题,小弟不胜感激。

发表于 2019-12-4 10:03:03 | 显示全部楼层
不是在Synplify Pro中新建工程,而是在vivado里面设置有没有综合工具的选项,在这里用Synplify Pro进行编译就可以了
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-3-28 22:02 , Processed in 0.055764 second(s), 21 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表