请选择 进入手机版 | 继续访问电脑版

明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 103270|回复: 0

【企业内训】 天*微电子集团 时序约束专题 培训课程方案

[复制链接]
发表于 2019-10-12 16:27:29 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
天*微电子集团
时序约束专题培训课程方案
培训时间:2天(具体时间待定)
培训地点:待定
培训内容:(见下表)
  
  
内  容
第一天
  
9:00-10:30
FPGA时序原理

  
FPGA时序介绍
  
FPGA建立时间和保持时间概念
  
FPGA寄存器延时、组合逻辑延时等概念
  
做时序约束意义和重要性,一般哪些场景需要约束
  
分析时钟频率的影响因素
  
关键路径及解决方法
  
案例学习:流水线设计案例讲解
第一天
  
10:40-12:10
使用QUARTUS进行时序分析

  
演示Quartus完成时序约束的过程
  
演示Quartus中查看时序结果
  
案例实践:千兆网接口案例
第一天
  
14:30-16:00
时钟约束和输入延时

  
Quartus对时钟进行约束的方法
  
输入时钟(包括管脚直接输入、差分时钟和GT恢复时钟)、PLL等衍生时钟和用户分频时钟的约束方法
  
虚拟时钟概念、作用和使用场合
  
输入延时(input delay)的概念和约束方法。
  
系统同步、源同步中SDR、源同步中的DDR中心对齐、源同步中的DDR边沿对齐、有数据无时钟等几个场合,input delay的约束方法。
  
重点讨论学习各个场合下,参数获取的方法。
  
案例实践:SDRAM案例,分析该SDRAM项目的input delay参数计算方法和约束方法。
第一天
  
16:10-17:40
输出延时和时序案例

  
重点讲解output delay的概念
  
讲解系统同步、源同步中SDR、源同步中的DDR中心对齐、源同步中的DDR边沿对齐、有数据无时钟等几个场合,output delay的约束方法。重点讨论学习各个场合下,参数获取的方法
  
讲解使用随路时钟解决输出延时的问题。
  
双向IO口的约束方法
  
异步时钟的约束方法。
  
讲解亚稳态的原则;不同场合下的亚稳态解决方法:单比特信号、多比特数据流、异步接口
  
案例实践:通过案例代码,讨论亚稳态的原因、预防方法。
第二天
  
09:00-12:00
时序报表解读

  
讲解Quartus时序分析原理,内容有:Capture Edge vs Launch Edge、Four types of timing path、timing path sections、data arrive time、clock arrive time、data required time – set up、data required time – hold、setup slack、hold slack、slack公式。
  
讲解整个时序报表,内容包括:如何区分建立时间分析和保持时钟分析、讲解报表中路径对应关系、讲解路径延时的计算方法。
  
案例练习:通过一个工程,利用QUARTUS进行约束并导出报表。
第二天
  
14:30-17:40
案例实践

  
综合案例:提供完整工程,实践时序的约束的全过程。

      

     欢迎有需求的公司、研发部门咨询。
MP801开发板 网络培训班 就业培训班 FPGA学习资料
吴老师18022857217
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-3-28 21:33 , Processed in 0.071514 second(s), 22 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表