请选择 进入手机版 | 继续访问电脑版

明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 6508|回复: 0

AD9148-EBZ〖BOARD EVALUATION FOR AD9148〗

[复制链接]
发表于 2021-6-9 16:21:49 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
AD9148-EBZ 04.jpg

产品详情:AD9148是一款4通道、16位、高动态范围数模转换器(DAC),提供1000 MSPS采样速率。它具有针对直接变频传输应用进行优化的特性,包括增益、相位和失调补偿。DAC输出经过优化,可以与模拟正交调制器无缝接口,例如 ADL5371/ADL5372/ ADL5373/ADL5374/ADL5375/等。串行外设接口(SPI)允许对器件内部参数进行编程。满量程输出电流可以在10 mA至30 mA范围内进行编程。该器件采用1.8 V和3.3 V电源供电,以最大采样速率工作时总功耗为3 W。它采用196引脚芯片级球栅阵列封装,可选配散热器。
产品聚焦:
1.利用低噪声与交调失真(IMD)特性,从基带到高中频的宽带信号可以实现高质量合成。
2. 专有DAC输出开关技术可增强动态性能。
3. 电流输出配置简便,可以用于各种单端或差分电路拓扑结构。
4. 数据输入接口包括FIFO,可简化输入时序。

应用:
  • 无线基础设施 LTE, TD-SCDMA, WiMAX, WCDMA, CDMA2000, GSM
  • MIMO/发射分集
  • 数字高/低中频合成

  • 产品优势和特点:
  • 单载波WCDMA ACLR = 80 dBc (150 MHz中频)
  • 通道间隔离:> 90dB
  • 可调模拟输出:8.7 mA至31.7 mA
  • RL = 25 Ω 至 50 Ω
  • 新颖的2倍、4倍和8倍插值器,简化数据接口
  • 片内精密复数数控振荡器(NCO)允许载波设置在DAC带宽内的任意位置
  • 高性能、低噪声锁相环(PLL)时钟乘法器
  • 多芯片同步接口
  • 可编程数字反sinc滤波器
  • 辅助DAC可以进行失调控制
  • 增益DAC可实现I与Q增益匹配
  • 可编程I与Q相位补偿
  • 欲了解更多特性,请参考数据手册

点击这里了解详情或者购买
MP801开发板 网络培训班 就业培训班 FPGA学习资料
吴老师18022857217
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-12-12 19:04 , Processed in 0.052039 second(s), 24 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表