马上注册,看完整文章,学更多FPGA知识。
您需要 登录 才可以下载或查看,没有帐号?立即注册
x
至简设计系列_LCD显示图片
--作者:肖肖肖
本文为明德扬原创及录用文章,转载请注明出处!
1.1 总体设计1.1.1 概述液晶显示器是一-种通过液晶和色彩过滤器过滤光源,在平面面板上产生图像的数字显示器。LCD 的构造是在两片平行的玻璃基板当中放置液晶盒,下基板玻璃上设置薄膜晶体管,.上基板玻璃上设置彩色滤光片,通过薄膜晶体管上的信号与电压改变来控制液晶分子的转动方向,从而达到控制每个像素点偏振光出射与否而达到显示目的。与传统的阴极射线管相比,LCD具有占用空间小,低功耗,低辐射,无闪烁,降低视觉疲劳等优点。现在LCD已渐替代CRT成为主流,价格也已经下降了很多,并已充分的普及。
1.1.2 设计目标在7寸LCD显示屏上实现图片的居中显示。
1.1.3 系统结构框图系统结构框图如下所示:
图一 1.1.4模块功能PLL模块实现功能1. 将输入的50MHz时钟分频输出40MHz时钟。
ROM模块实现功能2. 存储图像数据。
LCD驱动模块实现功能1、 产生驱动LCD屏显示的时序 2、 读取ROM里存储的数据并输出显示
1.1.5顶层信号 信号名 | | | | | | | | | | | | | | | | | | | | | | | | | | | LCD RGB信号,RGB格式为使用24位来表示一个像素,RGB分量都用8位表示,取值范围为0-255。 | | | | |
1.1.6参考代码
- module top_mdyLcdPic(
- clk ,
- rst_n ,
- hys ,
- vys ,
- lcd_de ,
- lcd_rgb ,
- lcd_dclk
- );
- parameter PICTURE_W = 24 ;
- input clk ;
- input rst_n ;
- output hys ;
- output vys ;
- output lcd_de ;
- output [PICTURE_W-1:0] lcd_rgb ;
- output lcd_dclk ;
-
- wire clk_0 ;
-
- wire hys ;
- wire vys ;
- wire lcd_de ;
- wire [PICTURE_W-1:0] lcd_rgb ;
- wire lcd_dclk ;
- //40MHz
- pll_40m u_pll_40m(
- .areset (~rst_n ),
- .inclk0 (clk ),
- .c0 (clk_0 )
- );
- lcd_driver u2(
- .clk (clk_0 ),//40MHz
- .rst_n (rst_n ),
-
- .hys (hys ),
- .vys (vys ),
- .lcd_de (lcd_de ),
- .lcd_rgb (lcd_rgb ),
- .lcd_dclk (lcd_dclk )
- );
- endmodule
复制代码
1.2 PLL模块设计1.2.1接口信号下面为使用矩阵键盘时的接口信号:
1.2.2 设计思路本模块主要用于产生LCD驱动时序所需要的时钟,关于PLL的使用详细介绍请看下方链接:
1.3 ROM模块设计1.3.1接口信号
1.3.2设计思路本模块主要用于存储需要显示的图像数据,关于ROM 的使用详细介绍请看下方数据手册:
ug_ram_rom.pdf
(465.09 KB, 下载次数: 789)
|