明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 10055|回复: 0

06_测试文件答疑【汇总贴】

[复制链接]
发表于 2020-8-18 16:30:32 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
【问题1】在测试文件中,初始化语句initial begin后面跟着的“#a”表示什么意思?
答:表示延时的时间,#3就表示延时3个时间单位,具体每个时间单位是多少,要看测试文件中的时间标尺的定义。

【问题2】这是出了什么问题?din输入的值出问题了?
1.jpg
答:这种情况的错误提示,如果是三态门(inout)管脚例化时,请按如下方法进行:如果是初级入门,可以看测试文件编写、和测试文件模板视频;
2、如果要提高,可以看测试文件训练等资料,里面包括随机数等产生方法;
3、如果更高级的,可以看高级测试技巧的公开课,该课程讲述了高级的测试文件,其主要是自动对比仿真的技巧。

【问题4】如何在测试文件中,读取TXT文档的数据?
答:integer r_file;
initial  begin
r_file = $fopen("../din_sim.txt", "r");
end
always@(posedge clk) begin
$fscanf(r_file, "%d", din);
end
上面就实现了将din_sim.txt里面的数据给到din的功能

【问题5】点拨教程的测试文件编号练习2中,提供的设计文件在哪里下载?
答:请看如下练习:03 测试文件的编写
http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=459
请看以太网测试文件部分,其中的baowen.v就是了
【问题6】 MDY测试文件里,很多信号开始时会有“#1”的延时,为什么?
答:这是为了避免时钟上升沿和信号上升沿同时出现,同时出现的话,在时钟上升沿就这个信号是0还是1(这种情况,实质的硬件电路是不会出现的)。

【问题7】在看波形时,部分信号只有“半个时钟周期”,是怎么回事?
答:仿真的时候,我们关注的是在上升沿的时候是0还是1,不关心测试信号是不是半个周期。
具体可看:时序逻辑影响计数器精度
http://www.fpgabbs.cn/forum.php? ... &fromuid=100782





上一篇:06_定位问题交流【汇总贴】
下一篇:00_FPGA概述和基本方法【汇总贴】
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2020-9-25 19:34 , Processed in 0.603582 second(s), 17 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表