JESD204B协议中的时钟关系说明详解（技术版）

admin

JESD204B协议中的时钟关系说明详解（技术版）

作者：晨风

    本文为明德扬原创文章，转载请注明出处！

     下面的图是JESD204B的时钟关系图，该图非常的重要，一般JESD204B同步不上，或者由其他错误的时候，就要重点检查时钟。也正是因为时钟非常重要，所以才需要一个很好的时钟芯片，因为我们就用了AD9516。

一、名称参数解释

时钟关系图：

      上面的图讲述了各个时钟的关系，注意一下箭头，可以这么认为，箭头的方向表示乘法，反向则表示除法。例如sample_clock乘以C，就能得到conversion_clock；sample_clock除以S，就得到frame_clock。

下面解释一下各个参数。

1个character是8比特，然后进行8B/10B编码，也就是说1个character最终要变成10比特，才通过SERDES传输，所以Character_clock到bit_clock需要乘以10。通过这个，就能确定SERDES的速率。

     图中的C是插值系数的意思，如果为1，表示没有插值，为2表示2倍插值。

    R是sysref时钟和多帧频率的关系，有图中可以看出，1个或几个多帧，就需要一个sysref_clock。换一种话说，就是一个sysref clock可以发R个multi frame。

    device_clock是用来传输数据的系统时钟，假设有效传输速率32G，FPGA用户侧的传输数据位宽为128，故可以得出：

          Min(device_clock)=32G/128=250MHZ，由device_clock=multiframe_clock*D可以得出D的最小可以取D=8(D=integer)。

S是一帧中每个通道包含多少个采样点。例如有4个通道，S值为1，那么1帧实际上由4个采样点，分别给4个通道。

K是指multi frame包含多少个frame。

F是1帧数据在每条LANE传输多少个字节的意思，如果1帧包含4个字节的数据，并且，一共4条LANE，可以得到F的值为1。

二、案例说明

例：我们要实现的AD9144输出正弦波，其频率为62.5MHZ，波形由16个点组成，使用2个DAC，4条lane，插值为1，单link类型。

案例分析：

AD9144的分辨率为16位，N=16，N’=16。

帧的组成方式为，一个帧包含1个采样点，就是S=1，由于有两个DAC，所以一帧有32位数据。

K我们取32，也就是说32个帧得到一个多帧。

从sample_clock出发进行分析，频率为62.5M*16=1G，就是采样率。frame_clock为1G/S =1G。Character_clock为1G*F=1G，Bit_clock为10G。

参数计算：

①由上要求可以计算出采样率,

sample_clk=62.5*16=1G;

②由于插值为1既C=1，可以得出：

Conversion_clock=sample_clock*C=1G；

③S为1个frame内的sample点个数,可以任意设置，只要其为整数即可，现取S=1，可以得出：

frame_clock=sample_clock/S=1G；

④F表示一个帧内由多少字节，F在条件范围内可以任意设置（1≤F≤256，F=integer），现F=1；

Character_clock=frame_clock*F=1G;

⑤由于8B/10B编码，故可以得出：

bit_clock=character_clock*10=10G；

⑥由于F=1，故K的范围可以确定17≤K≤32，现取K=32，可以得出：

Multiframe_clock=frame_clock/K=31.25MHZ;

⑦由于R为整数即可，现取R=4，可以得出：

SYSREF_clock=Multiframe_clock/R=7.8125MHZ；

⑧device_clock是用来传输数据的系统时钟，由于有效传输速率32G，传输数据位宽为128，故可以得出：

Min(device_clock)=32G/128=250MHZ；

⑨由device_clock=multiframe_clock*D可以得出D的最小可以取D=8(D=integer)；

以上就是JESD204B协议中的时钟关系分享，感兴趣的同学可以在评论中留言与我讨论！

jesd204b协议.pdf (1.91 MB, 下载次数: 47)

2020-10-20 15:36 上传

点击文件名下载附件