07_串口回环系列案例交流【汇总贴】

明德扬肖老师

  一、串口问题【汇总】

【问题1】在串口回环工程中，数据处理模块中ifdef XILINX的意思是什么？
   答：他的下面是XILINX的ip核，当定义这个宏的时候，就会使用这个ip核，没有定义，则使用my_fifo这个ip核代码。

  【问题2】打开串口调试助手的时候，提示没有发现此串口。如何解决？
   答：1、可以在电脑设备管理器中的端口选项下，找到对应的串口号，然后串口调试助手选择相应的串口号即可。ps：若设备管理器中没有端口选项，在上方点击“查看”，然后选择“显示隐藏的设备”
         2、如果设备管理器中显示的端口号，软件上没有，可以按照以下操作修改串口号：选中端口选项下面的串口号→右键单击选择属性→端口设置→高级，然后在最下面修改对应的端口号即可
         3、https://jingyan.baidu.com/article/e52e36157a2dc740c70c514d.html

  【问题3】串口环回工程输入数据之后点一下发送并不能收到，要点好多下发送他才能收到一些数据是什么原因？

   答：本案例实现的功能，是“收到60个”后再返回给PC，所以这是正确的。

  【问题4】串口环回工程我想实现发一个收一个的功能，应该如何修改代码。
   答：提供两种方法思路供，具体请自行实践。
         方法1思路： 保证串口接收模块和串口发送模块，不需要data_handle模块。串口接收模块的输出直接连到串口发送模块的输入。
         方法2思路：打开data_hanle模块，将“60”这个数字改为1。

  【问题5】在串口接收中，为什么要在数据的中间时刻进行采样而不是在开始和结尾？
答：由于我们通过计数器对数据的长度进行计数的时候是有误差的，在开始和结尾进行采样的话数据容易出错。
详情请看下面的案例文章：【每周FPGA案例】至简设计系列_串口回环工程
http://fpgabbs.com/forum.php?mod ... &fromuid=100110

【问题6】一般的串口例程是传输8位数据，比如我想传输30位数据，应该怎么操作呀？
答：可以在串口接收的输出之后有一个串并转换模块，或者串口发送的输入之前有一个并串转换模块。
      比如，串口接收模块输出的数据是8bit的，那么可以在串并转换模块里将两次或者多次串口接收到的数据合并起来，输出16bit、32bit等等的数据；反之，并串转换模块也是这样的操作。

【问题7】串口通信接收的时候，位计数器为什么只数九位，数据位八位+起始位+停止位应该是十位啊？
答：接收方向不用计算停止位。停止位的作用，是给接收方向预留“误差”的时间，用于接收方向的调整。 或者进一步想一想，接收接收计算停止是什么意义？哪个信号需要停止来设计？
详情请看下面的案例文章：【每周FPGA案例】至简设计系列_串口回环工程
http://fpgabbs.com/forum.php?mod ... &fromuid=100110

【问题8】请教一个问题，明德扬串口回环工程视频里提到，接收数据时，计数接收了几位数据的那个计数器，不能把停止位算进去，说原因跟计数值5208是个约数有关，实际值是5208.33333，请问老师能解释一下吗，为什么数9个可以，加个停止位数10个不行呢？
答：理想值是5208，实际值可能不是这个，可能会多，也可能会少。假设是较少的时候，例如5000。那么电脑发送数据时，第2个数据的开始位下降沿时间是在5000*10*20ns这个时间点。FPGA使用的是5208，那么完成第1个数据接收的时间点是5208*10*20ns这个点。这意味着，FPGA接收完第1个数据之前，第2个数据的下降沿已经开始了，这样就检测不到了。


二、46  串口环回实验
http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=293&fromuid=100105
(出处: 明德扬论坛)


三、【每周FPGA案例】至简设计系列_串口回环工程
http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=1074&fromuid=100105
(出处: 明德扬论坛)