

点拨·FPGA之 优化四个乘法器电路结构练习 思路

点透学习误区 拨出设计精髓

主讲：潘文明



QQ群: 97925396

官 网: <http://www.mdy-edu.com>


淘 宝: <http://mdy-edu.taobao.com>

课程大纲

1. 功能要求
2. 设计思路
3. 代码设计

一、功能要求


1. 实现一个四输入的乘法器，优化成 $(a*b)*(c*d)$ ；
2. 可以连续计算（即每个时钟都可输入数据，运算的结果也能连续输出）；




二、设计思路

1. 设计时要从输出信号倒推，现有条件不能直接得到的信号，先假设信号再设计；
2. 一个一个信号设计，逐个击破

三、设计思路



三、设计思路



三、设计思路—vld_out

1. 要求输入数据后一拍出结果
2. 因此vld_out只跟输入有效指示信号有关

```
always @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        vld_out <= 1'b0;
    end
    else begin
        vld_out <= vld_in;
    end
end
```

三、设计思路—dout

1. 实现一个四输入的乘法器，实现电路结构 $s=(a*b)*(c*d)$
2. 一拍出结果

1. 可以先得到 $(a*b)$ 、 $(c*d)$ ，然后再将结果相乘
2. 假设 $s1=a*b$ ， $s2=(c*d)$ ，注意 $s1$ 和 $s2$ 的位宽

```
always @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        dout <= 0;
    end
    else begin
        dout <= s1 * s2;
    end
end
```

三、设计思路—s1和s2

1. $s1=a*b$, $s2=(c*d)$, 注意s1和s2的位宽
2. 一拍出结果!!!

```
always @(*)begin
    s1 = a * b;
end

always @(*)begin
    s2 = c * d;
end
```

三、设计思路—dout方案2

1. 实现一个四输入的乘法器，实现电路结构 $s=(a*b)*(c*d)$
2. 一拍出结果

1. 可以先得到 $(a*b)$ 、 $(c*d)$ ，然后再将结果相乘
2. 假设 $s1=a*b$ ， $s2=(c*d)$ ，注意 $s1$ 和 $s2$ 的位宽

```
always @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        dout <= 0;
    end
    else begin
        dout <= (a*b) * (c*d);
    end
end
```

明德扬科教



QQ群: 97925396

官 网: <http://www.mdy-edu.com>

淘 宝: <http://mdy-edu.taobao.com>



Thank You !

