如何写交通灯的激励文件
我写了个激励文件，但是仿真的效果不理想，希望指点下，谢谢各位！`timescale 1 ps/ 1 ps
module traf_light8_vlg_tst();
reg clk;
reg rst_n;
// wires
wire led_east;
wire led_north;
wire led_south;
wire led_west;
// assign statements (if any)
traf_light8 i1 (
// port map - connection between master ports and signals/registers
.clk(clk),
.led_east(led_east),
.led_north(led_north),
.led_south(led_south),
.led_west(led_west),
.rst_n(rst_n)
);
initial
begin
clk=0;
forever
#10 clk=~clk;
end
initial
begin
rst_n=1;
#1000 rst_n=0;
#1000 rst_n=1;
end
initial
begin
led_east=2'b0;
led_west=2'b0;
led_south=2'b0;
led_north=2'b0;
end
endmodule
ed那几个信号如果是输出的话，就不需要在测试文件设计 建议看一下明德扬的测试文件编写：
http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=459&extra=page%3D1 好,我看看...... 这样写激励文件的吗？激励文件里一般只写输入信号，观察输出信号和中间变量，不直接输出赋值。 你的测试代码，写的有问题。
页:
[1]
