【汇总贴】FPGA学习专题分享汇总贴
1、FPGA笔试面试专题
明德扬收集了历年来集成电路/FPGA相关岗位的试题，潘老师亲自讲解的解题答题思路，找工作必备
点我进行学习
2、明德扬全网公开课
明德扬潘老师分享的公开课，讨论了一些设计思路、分享了实用的技巧等，推荐
点我进行学习
3、明德扬实时在线答疑课
在线答疑课程录播，非常有技术含量的
点我进行学习
4、信号与处理专题
目前收集了几个，后面打算收集相关案例给大家分享分享
点我进行学习
5、时序约束专题
明德扬时序约束课程的资料，包括了时序原理、异步时序、流水线，还包含很实用的VIVADO的时序约束步骤等
点我进行学习
6、定位问题能力专题
设计能力和定位问题能力，是FPGA里非常重要的技能，理论上掌握了这两个能力，什么东西都可以开发出来。
FPGA不像软件那样，靠单步执行来检查结果，FPGA定位问题太难了，同一个错误现象，其原因真是千奇百怪，出现的地方也是不可预测的。
明德扬会教授大家通用的定位方法，掌握一个技巧，无论什么错误都能定位出来。
点我进行学习
7、generate语法
generate对于写出精简的VERILOG、参数化的VERILGO非常有帮助，可以了解一下
点我进行学习
8、C语言转成verilog代码
明德扬公开课，讲述了一般C语言写成VERILOG的思路。注意一下，这里不是讨论转换工具的问题，而是讨论看到C语言程序，如何用VERILOG设计出来的问题
点我进行学习
9、写最简代码专题
高手的VERILOG的代码，一般是非常精练的，一眼就能看出水平的高低。本部分讲述了如何设计精简的代码。注意，这些都是细节问题
点我进行学习
页:
[1]
