明德扬吴老师 发表于 2019-9-29 09:14:46

04 PLL

PLL是FPGA中来产生时钟的IP核，可以学习一下
https://www.bilibili.com/video/BV14A411x7Gq?pop_share=1

相关资料下载：




页: [1]
查看完整版本: 04 PLL