明德扬论坛's Archiver
首页
›
Verilog
› 02 设计规范
明德扬小杰老师
发表于 2019-9-28 17:42:16
02 设计规范
本部分讲述了MDY的设计规范,这仅是一般性规范,规定了信号命名、时钟复位和一般性设计规范,应该来说是很通用的.
一、以下是学习视频,欢迎观看。
(1)明德扬规范 (点我观看视频)
(2)时钟复位设计规范 (待上视频)
(3)组合逻辑补全条件 (待上视频)
(4)一个always只设计一个信号 (点我观看视频)
二、以下是设计规范的文档,欢迎下载
页:
[1]
查看完整版本:
02 设计规范