FPGA就业培训班介绍
一、授课方式全日制脱产，面授，手把手指导
二、授课校区
广州市番禺校区
三、适用人群
1、0基础0经验的小白2、即将毕业面临找工作的学生2、要转行FPGA的社会工作者3、需要提高项目能力或增多项目经验的
四、教学目的
明德扬 FPGA 就业班课程传授明德扬独创的至简设计法，以培养学员掌握FPGA 设计技术、具备从事 FPGA 项目开发或产品设计能力、达到 FPGA 应用研发工程师水平为目标。
五、课程内容
明德扬 FPGA 就业班课程内容以至简设计法为主线，分至简设计、项目设计、实战设计三个阶段展开学习内容。
1、至简设计阶段
以掌握规范的代码设计（至简设计）方法为目标。通过计数器、状态机的灵活使用，完成数字时钟、VGA、SPI 等案例设计，学习软件使用、语法规范、调试技能等内容，使学员达到能够根据功能要求，完成设计任务的目标。
2、项目设计阶段
以掌握项目结构、巩固至简设计方法、培养设计思维、提高设计能力为目标。通过对温度检测工程、边缘检测工程、千兆网工程、DDR 工程等经典项目案例的学习和训练，使学员达到熟练掌握 FPGA设计技能，能独立定位排查设计错误、独立完成项目设计。
3、实战设计阶段
以增加实际项目经验为目标。
在导师指引下参与企业项目开发实战，项目涉及诸多高端技术，如：多路10G 光纤的传输、高速 PCIE 的通信、500M 速率的 ADC 信号采集、MIPI（MobileIndustry Processor Interface）、视频拼接、1G 转换速率的 AD 转换、JESD204B接口等等。学员从中获得的项目经验是大多数从业人员都难以有机会获得的。
具体课程内容如下：
第一阶段：至简设计阶段
序号项目内容序号项目内容
1至简设计法-计数器训练29千兆网接口-GMII接口设计
2至简设计法-四段式状态机训练30千兆网接口-MAC层协议
3至简设计法-FIFO使用训练31以太网IP核时钟管理、初始化和应用方法
4FPGA开发流程32以太网报文的结构
5测试文件循环激励产生33ARP请求包文、响应包文的设计和解析
6自动对比仿真的实现34UDP协议的实现
7UART协议和实35ICMP协议的实现
8VGA时序原理和接口设计36TCPIP协议
9高速SPI接口设计37检验码原理以及CRC的实现
10SCCB/IIC接口设计38以太网调试工具-小兵测试仪应用
11边沿检测方式39以太网抓包工具-wireshark应用
12拼接移位运算方法40以太网包文检测器的设计
13串并转换和并串转换的设计41以太网包文丢包机制
14调用PLL来倍频和分频42以太网包文高校传输机制
15RAM的读写技巧43原码、反码和补码的转换
16RAM的高级数据拼接技巧44基于补码的加减法运算
17RAM文件初始化45信号发生器的设计
18SOBEL边缘算法实现46FPGA时序原理
19图像滤波的设计技巧47FPGA的时钟、端口和内部约束
20摄像头采集的设计技巧48明德扬时序约束方法表
21动态图像乒乓缓存的实现方式49时序约束训练-四大工程的约束方法
22数据手册阅读方法50时序约束的错误解决方法
23SDRAM初始化实现51跨时钟域处理原理
24SDRAM的仲裁机制设计52时序报表解读
25SDRAMBURST传输实现读写方法53随路时钟方法
26DDR2IP核的生成54流水线设计
27用MODELSIM仿真DDR255如何阅读他人代码
28千兆网接口PHY芯片的应用56上板、仿真工具的应用
第二阶段：项目设计阶段
温度检测工程项目简介本项目主要是通过串口助手发送指令设置温度采集的使能、关闭信号，温度报警的上下限值，并将采集到的温度实时显示到数码管上
掌握技能本工程包括ASCII和HEX的转换、串口、温度传感器控制、上位机（PC）与FPGA 通信协议、串并转换、数码管动态显示等内容，一共需要设计9 个功能模块
边缘检测工程项目简介本项目主要是实现按键按下后FPGA 通过SCCB 对摄像头OV7670 初始化配置，然后摄像头输出行、场及RGB信号，FPGA 再对识别后的RGB 信号进行灰度转换、高斯滤波、图像二值化、加sobel 算子、之后通过乒乓操作输出到VGA 接口在显示器显示检测到的图像边缘
掌握技能本项目主要是实现按键按下后FPGA 通过SCCB 对摄像头OV7670 初始化配置，然后摄像头输出行、场及RGB信号，FPGA 再对识别后的RGB 信号进行灰度转换、高斯滤波、图像二值化、加sobel 算子、之后通过乒乓操作输出到VGA 接口在显示器显示检测到的图像边缘
千兆网工程项目简介本项目主要是通过千兆以太网模块RTL8211，通过调用以太网IP 核采用GMII 模式，自己编写IP 头、UDP 头、ARP 头的加包头（发送）、解包头程序（接收），初始化配置模块来实现千兆以太网的收发
掌握技能千兆网工程包括网络基础知识、UDP 层协议打包和解包，IP层协议打包和解包、MAC 层协议打包和解包、MAC IP 核的使用、PHY 芯片和MAC IP 胡配置等，一共需要设计8 个模块。掌握wireshark 抓包、小兵发包
DDR 工程项目简介本项目主要是先实现SDRAM 的初始化、读、写、自动刷新操作了解SDRAM 的工作工程，之后通过调用PLL 以及DDR3 IP 核实现DDR3 的读写操作
掌握技能本工程先从SDRAM 逻辑设计开始，通过5 个训练，初步建立SDRAM、DDR 等相关时序的概念。然后掌握DDR2 IP 核生成技巧、仿真技巧、上板过程，掌握DDR2 的用户接口时序，并设计更加易用的DDR2 接口
第三阶段：实战设计阶
公司提供源工程进行学习，一人一台电脑。下表是仅列出一部分项目，项目会动态增加。
全部项目提供高端开发板、源工程和代码进行学习，并且会要求实现功能升级和优化等工作，做到既能学习项目，又能参与项目研发的目的。
本阶段的学习是以“研发”为主。
序号项目名称工程介绍技术要点
1某大数据处理项目本工程实现大数据通过多路10G光纤传输到FPGA，FPGA将数据保存到DDR3，然后读出上送给PCIE的功能。多路10G光纤的传输高速DDR3缓存高速PCIE的通信
2某激光测速项目本工程内容包括高速 AD 采集（500M），FFT 变换、FIR
滤波等内容。本项目计算量大，需要学员掌握速度换资源、
资源换速度等技巧，并使用此技巧来进行架构设计。500M速率的ADC信号采集检测方法的FPGA处理大数据量的FPGA处理方法千兆网传输FFT算法实现
3某CCD项目本工程实现光谱采集系统，包括 USB 接口、CCD 摄像头采集、
存储控制等，是一个相对完备的 FPGA 项目。CCD采集USB接口传输上位机和FPGA的通信EEPROM处理硬件产品的生产流程
4视频拼接项目本工程是基于LATTICE芯片，实现LVDS、RGB等图像输入，在FPGA中实现画中画效果，最终使用LVDS输出的功能。该功能多用于汽车电子行业。LATTICE芯片的使用LVDS视频输入LVDS视频输出视频拼接的处理方式
5MIPI项目本工程是基于LATTICE芯片，实现MIPI协议的功能，包括MIPI输入和输出。LATTICE的芯片使用MIPI D_PHY设计MIPI CSI协议的设计图像拼接的处理方法FPGA错误检测机制
6某精密仪器项目本工程的重点是JESD204B接口，使用该接口可以实现多达2G的ADC和DAC转换效率。JESD204B接口是技术前沿，市场大量需求该类型人才。千兆网传输上位机和FPGA通信机制ADC7961的数据采集AD9144的数模转换，转换速率高达1GJESD204B接口
7机器视觉图像采集传输工程本工程实现的是从工业摄像头采集后，做一定的图像算法处理，最后通过GIGE协议上送给电脑的功能。本工程内容 MP9031 摄像头配置、摄像头采集，伽玛校正、图像切割、GIGE 协议实现，图像存储控制、UDP 千兆网传输等内容，其中实现难点是图像存储控制，因为涉及到包文重传、分发等。
六、教学特色
1、注重设计规范
明德扬注重设计代码规范，不仅要求设计出来，还要求设计得规范，易懂可移植。
2、注重设计思路
课程重点在于讲述项目实现的整体思路，不局限于个别项目的具体实现。整个过程将“至简”设计理念贯穿始终，就是“一次只考虑一个问题”。
3、精心设计由浅入深的体系化案例
在基础案例搭建的框架下基于某一设计共性特征形成一系列满足不同应用需求的设计。使学员能够做到举一反三、触类旁通，最终掌握并灵活应用至简设计模式。
4、开放的项目实践
明德扬将公开非常多的企业项目，提供源工程、源代码供学员学习，这些都是无价之宝。学员可以尽情学习到实际的企业项目。
5、实际项目参与机会
明德扬学员一般都要接受实际项目的锻炼，参与实际项目的研发，完成实际项目的任务。
6、高端的技术学习
提供的高端技术课程，内容包括PCIE、DDR3、光纤通信、超高速的AD DA采集等，甚至还包括有热门的JESD204B协议。
7、硬件学习设施好
一人配一台高端电脑。提供包括XILINX、ALTERA、LATTICE等公司的高端开发板供学员学习，其中还有AD9144等高端AD板子。
8、贴近企业的学习方式
学校的学习方式是以传授知识为主，对于知识的应用能力要求不高。企业的学习方式以实现任务目标为要求，需要的就是知识的应用能力。明德扬采用贴近企业的学习方式，学习过程中不断提出的设计任务，反复锤炼学员的应用技能，使之能胜任未来面临的工作任务。
9、授人以渔
至简设计法是明德扬丰富项目经验的结晶，它将高级的设计技巧转化成几条规则，掌握了这些规则就相当于拥有多年的经验。授人以鱼不如授人以渔，明德扬传授的不是那些终将过时的某种知识，而是让人终身受益的思维方式和技能。
七、课时
完成大纲全部知识，一般3个月 （600个学时以上） 学会为止
八、学习保障
1、入学即签订专业的培训协议；2、包学包会，学会为止3、培训期间提供设备使用，学习资源，所有工程源代码；4、推荐高薪就业，毕业生平均薪资8K-16K
九、学费
10800元(因项目的增多，课程内容的丰富，即将涨价到16800元)，含培训所有费用，不含食宿。
住宿可提供学员宿舍，4人/间，350元/月，也可自行解决。
十、培养设计技能同时培养学习能力
1、二八原则将80%的时间花费在20%的核心功能上。对于整个课程，重点是掌握至简设计法的思想方法和设计流程；对于具体项目，重点是化繁为简即将复杂的模块划分成简单模块再用至简设计法设计的过程，不断地重复这一过程最终能通过简单的规则做出复杂的设计。而一般功能，比如涉及一条语法一个接口等完全可以在实际操作中边做边学。
2、规范原则至简设计的核心是规则，掌握和运营这些规则的前提是规范，代码要规范、流程要规范。学习的目的之一就是培养学员的设计规范，等各种规范养成则整个至简设计法也就学好了。
3、自立原则学习明德扬课程需要先去掉依赖性，学习一个项目不要等着看答案，而应该根据功能要求先去尝试自己构想、编写代码，再与给出的思路、代码相比较。这样不仅能对至简设计法有更深刻的理解，更重要的是如果没有树立起这种自立意识，日后无法胜任项目研发要求，因为那时不再有人给你标准答案。
http://www.mdy-edu.com/Uploads/2019-09-09/5d75c0484061f.jpg校园环境
http://www.mdy-edu.com/Uploads/2019-08-20/5d5b430d1d689.jpg
公司前台
http://www.mdy-edu.com/Uploads/2019-08-20/5d5b430d8d6ca.jpg课室环境
http://www.mdy-edu.com/Uploads/2019-09-09/5d75c1343168c.jpg
http://www.mdy-edu.com/Uploads/2019-09-09/5d75c234cc9c2.JPG
项目部分开发板展示：http://www.mdy-edu.com/Uploads/2019-09-09/5d7613fb64aaa.jpghttp://www.mdy-edu.com/Uploads/2019-09-09/5d7613fbf1bba.jpghttp://www.mdy-edu.com/Uploads/2019-09-09/5d7613fc7b41d.jpghttp://www.mdy-edu.com/Uploads/2019-09-09/5d7613fd170d7.jpghttp://www.mdy-edu.com/Uploads/2019-09-09/5d7613fd81473.jpg
每周运动时间！
FPGA学习很紧张，每天要努力完成老师布置的任务书任务，每周抽时间适当运动放松[呲牙]
页:
[1]
